Asignatura PROCESADORES DIGITALES DE SEÑAL

Profesores responsables

DEL VALLE GONZALEZ, MARIA ISABEL

Tema 1: Introducción al Procesamiento Digital de Señales

- 1.1 ¿Qué es un Sistema DSP?
- 1.2 Ventajas del Procesamiento Digital frente al Procesamiento Analógico
- 1.3 Limitaciones del Procesamiento Digital
- 1.4 Parámetros Característicos de los Sistemas DSP
- 1.5 Aplicaciones de los Sistemas DSP

Tema 2: Procesadores Digitales de Señal

- 2.1 Concepto de Procesador Digital de Señal
- 2.2 Características Generales de un DSP
- 2.3 Factores que condicionan la elección de un DSP
- 2.4 DSP's Existentes

Tema 3: Arquitectura de los Procesadores ADSP-2106x

- 3.1 Introducción a los Procesadores ADSP-2106x SHARC
- 3.2 ¿Porqué un DSP de Coma Flotante?
- 3.3 Núcleo del Procesador
- 3.4 Memoria Interna de Doble Puerto
- 3.5 Interface con Memoria Externa y Periféricos
- 3.6 Interface con Procesador Host
- 3.7 Multiprocesamiento
- 3.8 Procesador de Entrada/Salida
- 3.9 Juego de Instrucciones
- 3.10 Herramientas de Desarrollo

Tema 4: Técnicas de Direccionamiento

- 4.1 Introducción
- 4.2 Registros de los Generadores de Direcciones (DAG): Registros Alternos
- 4.3 Direccionamiento con Pre-modificación o Pos-modificación
- 4.4 Direccionamiento de Buffers Circulares
- 4.5 Direccionamiento de Bit Inverso
- 4.6 Transferencias con los Registros de los DAGs: Restricciones en las Transferencias

Tema 5: Unidades de Cálculo

- 5.1 Introducción
- 5.2 Operaciones en Coma Flotante
- 5.3 Operaciones en Coma Fija
- 5.4 Redondeo
- 5.5 Unidad Aritmético-Lógica (ALU): Modos de Operación, Flags y Resumen del Juego de Instrucciones
- 5.6 Multiplicador: Modos de Operación, Flags y Resumen del Juego de Instrucciones
- 5.7 Desplazador: Modos de Operación, Flags y Resumen del Juego de Instrucciones
- 5.8 Instrucciones Multifunción
- 5.9 Banco de Registros

Tema 6: Programación de los Procesadores ADSP-2106x

- 6.1 Herramientas de Programación
- 6.2 Programación Elemental
- 6.3 Modos de Direccionamiento
- 6.4 Juego de Instrucciones

Tema 7: Secuenciador del Programa

- 7.1 Ciclo de Instrucción
- 7.2 Arquitectura del Secuenciador del Programa
- 7.3 Registros del Secuenciador y Registros del Sistema
- 7.4 Operaciones del Secuenciador del Programa
- 7.5 Ejecución Condicional de Instrucciones
- 7.6 Bifurcaciones: Retrasadas y No Retrasadas. Pila del PC
- 7.7 Bucles: Restricciones y Bucles Cortos. Pila de Direcciones de Bucles y Pila de Contadores de Bucles
- 7.8 Funcionamiento del Timer: Registros e Interrupciones
- 7.9 Pila de los Flags
- 7.10 Instrucciones IDLE e IDLE16
- 7.11 Memoria Caché de Instrucciones: Arquitectura y Eficiencia de la Caché

Tema 8: Gestión de las Interrupciones

- 8.1 Latencias de las Interrupciones
- 8.2 Tabla de Vectores de Interrupción
- 8.3 Latch de Interrupciones (IRPTL)
- 8.4 Prioridades de las Interrupciones
- 8.5 Control y Enmascarado de las Interrupciones: Registro de Máscaras (IMASK) e Interrupciones Anidadas (IMASKP)
- 8.6 Pila de Estado
- 8.7 Interrupciones Software
- 8.8 Anidar la Interrupción Actual
- 8.9 Interrupciones Externas
- 8.10 Interrupciones en Entornos Multiprocesador

Tema 9: Organización de la Memoria

- 9.1 Introducción
- 9.2 Mapa de Memoria de los Procesadores ADSP-2106X
- 9.3 Organización de la Memoria Interna y Tamaño de Palabra
- 9.4 Interface con la Memoria Externa
- 9.5 Ciclos de Lectura y Escritura con la Memoria Externa

Tema 10: DMA

- 10.1 Introducción
- 10.2 Registros de Control del DMA
- 10.3 Modos de Operación del Controlador de DMA
- 10.4 DMA con el Puerto Externo
- 10.5 Capacidad de Procesamiento del DMA

BIBLIOGRAFIA

1 LAPSLEY P.

DSP Processor Fundamentals

Ed.: BDT

2 BATEMAN A.

The DSP Handbook Ed.: Prentice-Hall

3 SANCHIS E.

Sistemas Electrónicos Digitales. Fundamentos y diseño de aplicaciones

Ed.: Universidad de Valencia

4 Analog Devices Inc. Manual de Usuario SHARC ADSP-2106x

Data Sheet ADSP-21061 SHARC

Manual de Referencia ADSP-21061 EZ-KIT Lite

Guía Rápida del Entorno de Desarrollo VisualDSP++ 2.0 Manual del Ensamblador y Preprocesador ADSP-21xxx